https://opennet.dev/openforum/vsluhforumID3/109776.html В рамках кампании (https://www.crowdsupply.com/raptor-computing-systems/talos-secure-workstation/updates) по сбору средств для начала производства полностью открытой материнской платы Talos Secure Workstation (https://www.opennet.ru/opennews/art.shtml?num=44346), построенной на базе процессоров IBM POWER8 (https://ru.wikipedia.org/wiki/POWER8), опубликована (https://www.crowdsupply.com/raptor-computing-systems/talos-secure-workstation/updates/talos-fpga-functions-and-responsibilities-part-1) первая часть описания функций чипов FPGA (используются Lattice iCE40 (http://www.latticesemi.com/Products/FPGAandCPLD/iCE40.aspx)). Затронуты темы инициализации шин GPIO и LPC, управления питанием, полной или частичной защиты микросхем Flash ROM, а так же организацией максимально безопасного физически доступа устройств ввода (TPM, Super I/O, клавиатура и т.п) к шине LPC, что должно минимизировать пользу от физически установленного на шину "жучка".<br><br><br>После начала выпуска открытый инструментарий для изменения поведения ма https://opennet.dev/openforum/vsluhforumID3/109776.html#51 Mon, 05 Dec 2016 16:43:01 GMT &gt; С такими человеками терминаторы не помешают.<br><br>Вброс терминатора<br> https://opennet.dev/openforum/vsluhforumID3/109776.html#50 Mon, 05 Dec 2016 16:41:37 GMT везде бэкдоры и жучки<br> https://opennet.dev/openforum/vsluhforumID3/109776.html#49 Mon, 05 Dec 2016 09:16:13 GMT &gt; а вот царь не поверил и проверил в царское водке.<br><br>Нет, перед Архимедом стояла задача неразрушающего анализа -- быть менее образованным, чем некрософтовский спамобот, вообще-то стыдно.<br> https://opennet.dev/openforum/vsluhforumID3/109776.html#48 Fri, 02 Dec 2016 05:41:05 GMT а вот царь не поверил и проверил в царское водке. Оно бы и стало мерилом. Можно и дальше продолжать что ювелир подкупил химика и там была не царская водка.. Но.. если их описание на Verilog открыто - можешь купить себе PLD и защить в него эту прошивку. ибо FPGA это только тип корпуса, а дальше в описании упоминается вполне себе PLD купив которую и взяв открытый - верифицированый Verilog описание - можно получить тоже самое.<br><br>Не надо подставляться так глупо ;-)<br> https://opennet.dev/openforum/vsluhforumID3/109776.html#47 Thu, 01 Dec 2016 17:24:12 GMT там обычный ATX вроде как. Остальное - так же стандартное. Даже ведро линакса - как это не удивительно - стандартное, а стало быть и дрова...<br> https://opennet.dev/openforum/vsluhforumID3/109776.html#46 Thu, 01 Dec 2016 12:31:50 GMT клоун: Однажды, сиракузский царь Гиерон II поручил своему ювелиру изготовить золотую корону. После изготовления царю пришло подозрение что ювелир его обманул и подмешал к золоту серебро или даже что подешевле. И даже сертификат и клятвенные обещания ювелира не развеяли подозрений.<br><br>Будь на месте царя ты, ты бы поверил ювелиру. А вот царь не поверил... И я тоже на слово не верю.<br><br>Можно... Нужно!<br> https://opennet.dev/openforum/vsluhforumID3/109776.html#45 Thu, 01 Dec 2016 12:08:29 GMT Еще раз повторяю - имея открытое описание на Verilog, не обязательно покупать железку у производителя.<br>Кроме того описание компилируется ровно в одно представление на кристалле, при этом существует более чем одного варианта - просканировать микросхему и получить схему что внутри.<br>Правда это будет разрушающий контроль - но он возможен, но ровно так же можно выпустить микросхему по один раз сделаным матрицам.<br> https://opennet.dev/openforum/vsluhforumID3/109776.html#44 Thu, 01 Dec 2016 10:33:32 GMT клоун: Вот мы и пришли к твоей проблеме.<br><br>В программировании есть такое понятие как "повторяемость сборки" - набор параметров, который позволяет собрать из конкретного исходного кода конкретный двоичный файл, побитово идентичный с двоичным файлом в поставке. Благодаря повторяемости сборки можно анализировать только исходный код, гарантируя что исполняемый двоичный код будет ему тождественно равен.<br><br>В случае с аппаратурой это не так. Ещё раз повторяю: совсем не факт, что написанное идентично напаянному. А без этого ключевого весь твой "анализ" бесполезен.<br> https://opennet.dev/openforum/vsluhforumID3/109776.html#43 Thu, 01 Dec 2016 10:07:48 GMT товаришь клоун, а подумать?<br><br>в новости обсуждается FPGA с открытым кодом, значит есть описание в формате Verilog, VHDL, SystemC, что там еще? Без этого говорить что это нечто "открытое" - это просто бред. И еще раз повторюсь - сейчас никто не программирует вентили на коленке и таблицах логики, для этого есть более высокоуровневые средства - которые можно проанализировать. <br>