Исходное сообщение
"Google намерен включить RISC-V в число первичных архитектур ..." Отправлено полковник из ЦРУ, 04-Янв-23 18:06
> рискфайв в виде Veyron V1 У Veyron V1 только один из проектируемых декодеров команд имеет отношение к R5. А всё от чего зависит производительность и прочие ТТХ вообще не имеют отношение к RISC-V. Поэтому "на самом деле", как-бы стартап с несколькими топовыми специалистами, собранными из конкурирующих компаний, 7 лет пилит процессор, имея под руками все штатовские технологии (САПР) и примерно неограниченное финансирование. Декодер R5 они взяли как из удобства (чтобы не париться с тулчейном), так и для хайпа. Было-бы странно, если контролирующие основной вектор развития R5, взяли бы что-то другое. Даже если затея выгорит, а не кончится очередным попилом бабла рядовых инвесторов, то производительность Veyron V1 никак не будет обусловлена RISC-V. Себестоимость будет на цент меньше, но на цену это не повлияет. Поэтому не надо путать бусы RISC-V и реальную разработку ядра процессора, это почти не связанные вещи.

Ваше сообщение
Имя*:
EMail:	Для отправки ответов на email укажите знак ! перед адресом, например, [email protected] (!! - не показывать email). Более тонкая настройка отправки ответов производится в профиле зарегистрированного участника форума.
Заголовок*:
Сообщение*:
	Введите код, изображенный на картинке: